

## ⑫ 公開特許公報(A)

昭60-62711

⑤ Int.Cl.<sup>4</sup>

識別記号

庁内整理番号

④ 公開 昭和60年(1985)4月10日

H 03 G 3/02  
// H 04 N 9/827328-5J  
7155-5C

審査請求 未請求 発明の数 1 (全7頁)

⑥ 発明の名称 利得切換型増幅器

⑪ 特 願 昭58-171473

⑫ 出 願 昭58(1983)9月16日

⑬ 発 明 者 佐 藤 忠 信 伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内

⑭ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑮ 代 理 人 弁理士 大岩 増雄 外2名

## 明 細 書

## 1. 発明の名称

利得切換型増幅器

## 2. 特許請求の範囲

少なくともその一方に増幅すべき信号が入力される第1の入力端子(1a)と第2の入力端子(1b)、

少なくともその一方に利得切換のための制御信号が入力される第3の入力端子(2a)と第4の入力端子(2b)、

そのベースに前記第1の入力端子が接続される第1のトランジスタ(22)と、そのベースに前記第2の入力端子が接続される第2のトランジスタ(23)とを含んで構成される第1の差動増幅器(21)、

前記第1のトランジスタのエミッタと前記第2のトランジスタのエミッタの共通接続点に接続された第1の定電流源(37)、

前記第1のトランジスタのコレクタにカソードが接続され、電源にアノードが接続された第1の

ダイオード(26)、

前記第2のトランジスタのコレクタにカソードが接続され、電源にアノードが接続された第2のダイオード(27)、

前記第3の入力端子にベースが接続されコレクタが前記第1のトランジスタのコレクタに接続された第2のトランジスタ(29)と、前記第4の入力端子にベースが接続されコレクタが前記第2のトランジスタのコレクタに接続された第4のトランジスタ(30)とを含んで構成される第1のスイッチング回路(28)、

前記第3のトランジスタのエミッタと前記第4のトランジスタのエミッタの共通接続点に接続された第2の定電流源(38)、

前記第3の入力端子にベースが接続されコレクタが前記第1のトランジスタのコレクタに接続された第5のトランジスタ(32)と、前記第4のトランジスタのコレクタに接続された第6のトランジスタ(33)とを含んで構成される第2のスイッチング回路(31)、

前記第5のトランジスタのエミッタと前記第6のトランジスタのエミッタの共通接続点に接続された第3の定電流源(39)、

前記第1のトランジスタのコレクタにベースが接続された第7のトランジスタ(35)と、前記第2のトランジスタのコレクタにベースが接続された第8のトランジスタ(36)とを含んで構成される第2の差動増幅器(34)、

前記第7のトランジスタのエミッタと前記第8のトランジスタのエミッタの共通接続点に接続された第4の定電流源(42)、および

前記第8のトランジスタのコレクタと電源との間に介挿される抵抗(13)を備え、

前記第4のトランジスタのコレクタから増幅出力を取出す、利得切換型増幅器。

### 3. 発明の詳細な説明

#### [発明の技術分野]

この発明は、利得切換機能を有する増幅器の改良に関する。

#### [従来技術]

bには互いが相補的な極性に選ばれた同一波形のカラー信号が与えられ、差動増幅器3および8にこの信号が印加される。また、入力端子2aおよび2bには、互いが相補的な極性に選ばれた同一波形のバーストゲートパルスが与えられ、これらバーストゲートパルスはトランジスタ15および16のベースに入力される。バースト期間にトランジスタ15のベースにハイレベルの電圧、トランジスタ16のベースにローレベルの電圧が印加されたとすると、定電流源17を流れる電流はすべて、トランジスタ15を流れ、すなわち差動増幅器3を流れることになる。非バースト期間には、バースト期間とは逆にトランジスタ13のベースにローレベルの電圧、トランジスタ14のベースにハイレベルの電圧が印加されることにより、定電流源17を流れる電流はすべてトランジスタ16を流れ、差動増幅器8を流れる。差動増幅器3を構成するエミッタ負帰還抵抗6および7の値を差動増幅器8を構成するエミッタ負帰還抵抗11および12の値の1/2に設定すれば、負荷抵抗

増幅器を使用する際、時間的に利得を切換えて信号を増幅する必要のある場合がある。たとえば、磁気記録再生装置(以下VTRと称す)の一方式であるVHS方式あるいは8mmVTR等においては、再生カラーバースト信号のS/N比を向上せしめ、ヘッドの回転むら、ビデオテープの伸縮、テープ走行速度の変化等に起因するジッタ等の時間軸変動成分を、再生カラーバースト信号によって除去する効果を上げるために、記録時にカラー信号のうちのカラーバースト信号のみ振幅を2倍(+6dB)に増強して記録し、再生時にカラーバースト信号のみ振幅を1/2(-6dB)に圧縮して元の振幅に戻して再生するというを行なう。したがって、これを実現するためには、バースト期間と非バースト期間で利得の異なる増幅器が必要となる。以下説明の都合上バースト信号の増強・圧縮を例にとって説明していく。

従来、上述のようなバースト信号の増強・圧縮を行なう利得切換型増幅器として第1図に示すものがあつた。図において、入力端子1aおよび1

13の値は差動増幅器3および8とも共通なことにより、差動増幅器3の利得は差動増幅器8の利得の2倍(+6dB)となる。したがって、バースト期間には、バースト信号振幅はトレース期間のカラー信号振幅に比較して2倍(+6dB)増強される。また、差動増幅器3の利得を差動増幅器8の利得の1/2(-6dB)にすれば、バースト信号振幅を、トレース期間のカラー信号振幅に比較して1/2(-6dB)に圧縮することができる。

従来のバースト信号振幅増強/圧縮回路は、以上のように、定電流源17を流れる電流を差動増幅器3あるいは差動増幅器8のどちらに流すかを切換えるための差動スイッチングトランジスタ15および16を有するため、トランジスタおよび抵抗の積上げ段数が増え、最近のICの趨勢である低電源電圧には不向きである。また、差動対トランジスタ15および16が同時にオンしている瞬間があるため、切換タイミングにおいてスパイクが発生するという欠点があつた。

第2図は従来のバースト信号振幅増強／圧縮回路の他の例を示す回路図である。なお、この第2図の回路において第1図の回路と同様の部分には同じ参照番号を付している。図において、入力端子1a、1bには互いに相補的な極性に選ばれたカラー信号が入力され、差動増幅器3および8にこのカラー信号が印加される。また、入力端子2aおよび2bには、互いに相補的な極性に選ばれたバーストゲートパルスが入力され、トランジスタ150および160のベースにこのバーストゲートパルスが与えられる。バースト期間にトランジスタ150のベースにローレベルの電圧、トランジスタ160のベースにハイレベルの電圧が印加され、非バースト期間には逆に、トランジスタ150のベースにハイレベルの電圧、トランジスタ160のベースにはローレベルの電圧が印加されたとすると、バースト期間は定電流源19の電流はすべて差動増幅器3を流れ、定電流源20の電流はすべてトランジスタ160を流れるゆえに差動増幅器3が動作する。非バースト期間は、定

- 7 -

電流源19の電流はすべてトランジスタ150を流れ、定電流源20の電流はすべて差動増幅器8を流れるゆえに差動増幅器8が動作する。差動増幅器3の利得を差動増幅器8の利得の2倍(+6dB)に設定すればバースト信号は増強され、逆に差動増幅器3の利得を差動増幅器8の利得の1/2(-6dB)に設定すればバースト信号圧縮動作をする。

第2図のバースト信号振幅増強／圧縮回路は、以上のように、定電流源19および20の電流を差動増幅器3および8に並列に挿入したトランジスタ150および160により切換える方法をとっているため、トランジスタおよび抵抗の積上げ段数が少なく、低電源電圧動作には適している。しかし、2つの定電流源19および20を用い、差動増幅器3が動作するときには差動増幅器3および負荷抵抗13を定電流源19の電流が流れ、逆に差動増幅器8が動作するときには定電流源20の電流が負荷抵抗13および差動増幅器8を流れる。したがって、定電流源19および20で電

- 8 -

流値が少しでも違うと、バースト期間と非バースト期間で出力に直流段差が生じるという欠点を有している。また、トランジスタ150および160が同時に動作する瞬間には、過渡的に定電流源19および20の電流が同時に負荷抵抗13に流れるため、切換タイミングにおいて、スパイクが生じるという欠点を有している。

#### [発明の概要]

この発明の主たる目的は、低電源電圧動作が可能であり、切換において直流段差やスパイクの生じない利得切換型増幅器を提供することである。

この発明の上述の目的およびその他の目的と特徴は、図面を参照して行なう以下の詳細な説明から一層明らかとなろう。

#### [発明の実施例]

第3図はこの発明の一実施例を示す回路図である。図において、入力端子1aおよび1bには、第1図あるいは第2図の回路の場合と同様に、互いが相補的な極性に選ばれた同一波形のカラー信号が与えられる。なお、入力端子1aおよび1b

- 9 -

の一方にカラー信号を与え、他方の端子には一定レベルの直流電圧を与えるようにしてもよい。これら入力端子1aおよび1bは、それぞれ、トランジスタ22および23のベースに接続される。トランジスタ22および23のそれぞれのエミッタはエミッタ負帰還抵抗24および25を介して共通接続される。そして、これらトランジスタ22および23、抵抗24および25で差動増幅器21を構成している。抵抗24と25との接続点には、定電流源37が接続される。トランジスタ22のコレクタには、ダイオード26のカソードが接続される。ダイオード26のアノードは電源端子18に接続される。また、トランジスタ22のコレクタはトランジスタ36のベースに接続される。一方、トランジスタ23のコレクタはダイオード27のカソードに接続される。このダイオード27のアノードは電源端子18に接続される。また、トランジスタ23のコレクタはトランジスタ35のベースに接続される。トランジスタ35は前述のトランジスタ36と協働して差動増幅器

- 10 -

34を構成する。これらトランジスタ35および36の各エミッタは共通接続され、この共通接続点に定電流源42が接続される。また、トランジスタ35のコレクタには、電源端子18が接続される。一方、トランジスタ36のコレクタには、負荷抵抗13を介して電源端子18が接続される。さらに、トランジスタ36のコレクタには、出力端子14が接続される。

入力端子2aおよび2bには、第1図あるいは第2図の回路の場合と同様に、互いに相補的な極性に選ばれたバーストゲートパルスが与えられる。なお、入力端子2aおよび2bの一方の端子にのみバーストゲートパルスを与え、他方の端子に一定レベルの直流電圧を与えるようにしてもよい。入力端子2aは、トランジスタ29および32のベースに接続される。入力端子2bはトランジスタ30および33のベースに接続される。トランジスタ29と30とは協働して差動スイッチング回路28を構成する。これらトランジスタ29および30の各エミッタは共通接続され、この共通

- 11 -

レベルの電圧、トランジスタ30および33のベースにハイレベルの電圧が印加されたとき、定電流源38を流れる電流 $I_1$ はすべてトランジスタ30を、また定電流源39を流れる電流 $I_2$ はすべてトランジスタ33を流れる。したがって、ダイオード26および27を流れる電流は定電流源37の電流 $I$ のみとなる。このときの差動増幅器21、ダイオード26および27、定電流源37、差動増幅器34、負荷抵抗13、定電流源42で構成される増幅器の利得 $Gv1$ は、

$$Gv1 = \frac{I_2}{I_1} \cdot \frac{R_L}{2(R_E + r_e)} \quad \dots (1)$$

と表わされる。ここで、 $R_E$ はエミッタ負帰還抵抗24および25の抵抗値、 $R_L$ は負荷抵抗13の抵抗値、 $r_e$ はトランジスタ22および23のエミッタ微分抵抗である。次に、非バースト期間にトランジスタ29および32のベースにハイレベルの電圧、トランジスタ30および33のベースにローレベルの電圧が印加されると、定電流源38の電流 $I_1$ はダイオード26を流れ、定電流源

- 13 -

接続点には、定電流源38が接続される。トランジスタ29のコレクタは、前述のトランジスタ22のコレクタと接続される。トランジスタ30のコレクタには、電源端子18が接続される。一方、トランジスタ32と33とは、協働して差動スイッチング回路31を構成する。トランジスタ32および33の各エミッタは、共通接続され、この共通接続点には、定電流源39が接続される。トランジスタ32のコレクタは、前述のトランジスタ23のコレクタと接続される。トランジスタ33のコレクタには、電源端子18が接続される。

次に、上述の実施例の動作について説明する。入力端子1aおよび1bにはカラー信号が入力され、トランジスタ22および23のベースに逆極性で印加される。また、入力端子2aおよび2bにはバーストゲートパルスが入力され、トランジスタ29および30のベースに相互に異なる極性で加わり、同様にトランジスタ32および33のベースに相互に異なる極性で加わる。バースト期間にトランジスタ29および32のベースにロー

- 12 -

39の電流 $I_2$ はダイオード27を流れ、そのときの増幅器の利得 $Gv2$ は、

$$Gv2 = \frac{I_2}{(I_1 + 2I_2)} \cdot \frac{R_L}{2(R_E + r_e)} \quad \dots (2)$$

となる。 $Gv1$ と $Gv2$ の比較より明らかとなり、 $(I_1 + 2I_2) = 2 \cdot I$ 、すなわち $I_2 = (1/2) \cdot I$ であれば、 $Gv1 = 2 \cdot Gv2$ となる。 $Gv1$ はバースト期間における利得、 $Gv2$ は非バースト期間における利得であるから、バースト信号はトレース期間のカラー信号に比較して振幅が2倍(+6dB)に増強される。また、入力端子2aおよび2bに入力されるバーストゲートパルスの極性を反転して、バースト期間にはトランジスタ29および32のベースにハイレベルの電圧、トランジスタ30および33のベースにローレベルの電圧が印加され、非バースト期間には逆にトランジスタ29および32のベースにローレベルの電圧、トランジスタ30および33のベースにハイレベルの電圧が印加されるとすると、そのときのバースト期間における利得 $Gv1$

- 14 -

と非バースト期間における利得  $G_{v2}$  とは、

$$G_{v1} = \frac{I_3}{(I_1 + 2I_2)} \cdot \frac{R_L}{2(R_E + r_e)} \quad \dots (3)$$

$$G_{v2} = \frac{I_3}{I_1} \cdot \frac{R_L}{2(R_E + r_e)} \quad \dots (4)$$

となり、 $(I_1 + 2 \cdot I_2) = 2 \cdot I_1$ 、すなわち  $I_2 = (1/2) \cdot I_1$  であれば、 $G_{v1} = (1/2) \cdot G_{v2}$  となりバースト信号はトレース期間のカラー信号に比較して利得が  $1/2$  ( $-6\text{ dB}$ ) に圧縮される。

なお、上述では、説明の都合上バースト信号の増強・圧縮を例にとって説明したが、この発明はこれに限らず他利得切換を必要とする用途に使用できることは言うまでもない。

#### [発明の効果]

以上のように、この発明によれば、トランジスタおよび抵抗の積上げ段数が少ないため低電源電圧動作に最適である。また、利得を切換えるために定電流源(38および39)の電流をスイッチング回路(28および31)で切換えてダイオード(26および27)に流す電流を切換えている

- 15 -

力される入力端子、2a および 2b は利得切換制御信号としてのバーストゲートパルスが入力される入力端子、21 および 34 は差動増幅器、26 および 27 はダイオード、28 および 31 は差動スイッチング回路、13 は負荷抵抗、14 は出力端子、37 ~ 42 は定電流源を示す。

代理人 大 岩 増 雄

が、切換時におけるダイオード(26および27)を流れる電流の変化の方向はふえるか減るかの一方方向性しか持たないため、切換時におけるダイオード(26および27)のカソード電圧はどちらも同じように変化をする。したがって、過渡的に平衡が崩れる状態がないためスパイクが発生することがない。また、ダイオード(26および27)を流れる電流の大小によってカソード電圧は変化をするが、それは2つのダイオード(26および27)のどちらも同じ量の変化であり、その後を受けるトランジスタ(35および36)が差動形式のため、同相の電圧変化は抑圧されて出力端子(14)には現われない。したがって、切換時における直流段差は発生しない。


#### 4. 図面の簡単な説明

第1図は従来の利得切換型増幅器を示す回路図である。第2図は従来の利得切換型増幅器の他の例を示す回路図である。第3図はこの発明の一実施例を示す回路図である。


図において、1a および 1b はカラー信号が入

- 16 -


第1図



第2図



第3図



手続補正書(自発)

昭和59年3月29日

特許庁長官殿

1. 事件の表示 特願昭 58-171473号

2. 発明の名称

利得切換型増幅器

3. 補正をする者

事件との関係 特許出願人  
住 所 東京都千代田区丸の内二丁目2番3号  
名 称 (601)三菱電機株式会社  
代表者 片山 仁 八 郎

4. 代 理 人

住 所 東京都千代田区丸の内二丁目2番3号  
三菱電機株式会社内  
氏 名 (7375)弁理士 大 岩 増 雄

(連絡先: 03/213)3421特許部)



## 5. 補正の対象

明細書の特許請求の範囲の欄および発明の詳細な説明の欄

## 6. 補正の内容

- (1) 特許請求の範囲を別紙のとおり。
- (2) 明細書第5頁第13行の「トランジスタ13」を「トランジスタ15」に訂正する。
- (3) 明細書第5頁第14行の「トランジスタ14」を「トランジスタ16」に訂正する。
- (4) 明細書第5頁第16行の「電流源」を「電流源」に訂正する。

以上

- 2 -

ダイオード(27)、

前記第3の入力端子にベースが接続されコレクタが前記第1のトランジスタのコレクタに接続された第3のトランジスタ(29)と、前記第4の入力端子にベースが接続されコレクタが電源に接続された第4のトランジスタ(30)とを含んで構成される第1のスイッチング回路(28)、

前記第3のトランジスタのエミッタと前記第4のトランジスタのエミッタの共通接続点に接続された第2の定電流源(38)、

前記第3の入力端子にベースが接続されコレクタが前記第2のトランジスタのコレクタに接続された第5のトランジスタ(32)と、前記第4の入力端子にベースが接続されコレクタが電源に接続された第6のトランジスタ(33)とを含んで構成される第2のスイッチング回路(31)、

前記第5のトランジスタのエミッタと前記第6のトランジスタのエミッタの共通接続点に接続された第3の定電流源(39)、

前記第2のトランジスタのコレクタにベースが

- 4 -

## 2. 特許請求の範囲

少なくともその一方に増幅すべき信号が入力される第1の入力端子(1a)と第2の入力端子(1b)、

少なくともその一方に利得切換のための制御信号が入力される第3の入力端子(2a)と第4の入力端子(2b)、

そのベースに前記第1の入力端子が接続される第1のトランジスタ(22)と、そのベースに前記第2の入力端子が接続される第2のトランジスタ(23)とを含んで構成される第1の差動増幅器(21)、

前記第1のトランジスタのエミッタと前記第2のトランジスタのエミッタの共通接続点に接続された第1の定電流源(37)、

前記第1のトランジスタのコレクタにカソードが接続され、電源にアノードが接続された第1のダイオード(26)、

前記第2のトランジスタのコレクタにカソードが接続され、電源にアノードが接続された第2の

- 3 -

接続された第7のトランジスタ(35)と、前記第1のトランジスタのコレクタにベースが接続された第8のトランジスタ(36)とを含んで構成される第2の差動増幅器(34)、

前記第7のトランジスタのエミッタと前記第8のトランジスタのエミッタの共通接続点に接続された第4の定電流源(42)、および

前記第8のトランジスタのコレクタと電源との間に介挿される抵抗(13)を備え、

前記第4のトランジスタのコレクタから増幅出力を取出す、利得切換型増幅器。

- 5 -